## FREQUENCY CONVERSION CIRCUIT

Patent number:

JP7235836

**Publication date:** 

1995-09-05

Inventor:

ONODERA KIYOMITSU; others: 01 NIPPON TELEGR & TELEPH CORP

Applicant:

Classification:
- international:

H03D7/00; H03D7/12

- european:

**Application number:** 

JP19940026748 19940224

Priority number(s):


Report a data error here

#### Abstract of JP7235836

PURPOSE:To improve the intermodulation distortion characteristic without decreasing a conversion gain and an IF signal output level by connecting a linear feedback circuit between a drain (collector) and a gate (base) of a transistor (TR).

CONSTITUTION:An RF (radio frequency) signal is given to a gate G of a TR 21 of

CONSTITUTION:An RF (radio frequency) signal is given to a gate G of a TR 21 of common source S connection via a matching circuit 31, an LO (local oscillation) signal is given to its drain D via a matching circuit 32 and an IF signal is extracted from the drain D via an IF (intermediate frequency) filter 71. A linear feedback circuit 10 is connected between the drain D and the gate G of the TR 21. The linear feedback circuit 10 is formed by connecting, for example, a capacitor and a resistor in series. Thus, the input impedance of the gate (base) G is reduced while keeping the gate width (total sum of the base electrode) of the TR 21 constant.



Data supplied from the esp@cenet database - Patent Abstracts of Japan

# (19)日本国特許庁 (JP) (12) 公開特許公報 (A)

### (11)特許出願公開番号

# 特開平7-235836

(43)公開日 平成7年(1995)9月5日

(51) Int.Cl. <sup>6</sup>		識別記号	庁内整理番号	FI	技術表示箇所
H03D	7/00	D			
	7/12	С			

### 審査請求 未請求 請求項の数11 OL (全 11 頁)

		ру дадачич	
(21)出願番号	特願平6-26748	(71)出願人	000004226 日本電信電話株式会社
(22)出願日	平成6年(1994)2月24日		東京都千代田区内幸町一丁目1番6号
	1 200 1 (1002) 2 /1221	(72)発明者	小野寺 清光 東京都千代田区内幸町1丁目1番6号 日
			本電信電話株式会社内
		(72)発明者	村口 正弘
			東京都千代田区内幸町1丁目1番6号 日本電信電話株式会社内
		(74)代理人	弁理士 古谷 史旺


### (54) 【発明の名称】 周波数変換回路

#### (57)【要約】

【目的】 無線通信に用いる送受信機において、RF信 号とLO信号を混合してIF信号に変換する周波数変換 回路に関し、トランジスタのゲート幅(ペース電極の総 面積)を一定に保ったまま、変換利得および I F信号出 カレベルを低下させることなく、相互変調歪み特性を大 幅に改善する。

【構成】トランジスタにRF信号およびLO信号を入力 し、変換周波数であるIF信号を出力する周波数変換回 路において、トランジスタのドレイン(コレクタ)とゲ ート (ベース) との間に線形帰還回路を接続する。

### 本発明の周波敦変換回路の第1実施例



1

#### 【特許請求の範囲】

【前录項1】 トランジスタに無線周波数信号および局 部発振信号を入力し、変換周波数である中間周波数信号 を出力する周波数変換回路において、

前記トランジスタのドレイン(コレクタ)とゲート(ペ ース) との間に線形帰還回路を接続するした構成である ことを特徴とする周波数変換回路。

【請求項2】 トランジスタのゲート(ベース)に無線 周波数信号を入力し、ドレイン(コレクタ)に局部発振 信号を入力し、ドレイン (コレクタ) から中間周波数信 10 号を出力する周波数変換回路において、

前記トランジスタのドレイン(コレクタ)とゲート(ベ ース) との間に、線形帰還回路を接続した構成であるこ とを特徴とする周波数変換回路。

【請求項3】 トランジスタのゲート(ベース)に無線 周波数信号と局部発振信号を入力し、ドレイン(コレク タ) から中間周波数信号を出力する周波数変換回路にお いて、

前配トランジスタのドレイン(コレクタ)とゲート(ベ ース)との間に、線形帰還回路を接続した構成であるこ 20 とを特徴とする周波数変換回路。

【請求項4】 第1のトランジスタのソース (エミッ タ)と第2のトランジスタのドレイン(コレクタ)を接 続し、第1のトランジスタのゲート(ペース)に局部発 振信号を入力し、第2のトランジスタのゲート(ペー ス) に無線周波数信号を入力し、第1のトランジスタの ドレイン (コレクタ) から中間周波数信号を出力する周 波数変換回路において、

前記第1のトランジスタのドレイン(コレクタ)と、前 記第1のトランジスタまたは前記第2のトランジスタの ゲート (ベース) との間に、線形帰還回路を接続した構 成であることを特徴とする周波数変換回路。

【請求項5】 第1のトランジスタのソース (エミッ タ) と第2のトランジスタのドレイン (コレクタ) を接 続し、第1のトランジスタのゲート(ベース)に無線周 波数信号を入力し、第2のトランジスタのゲート(ベー ス) に局部発振信号を入力し、第1のトランジスタのド レイン(コレクタ)から中間周波数信号を出力する周波 数変換回路において、

前記第1のトランジスタのドレイン(コレクタ)と、前 40 記第1のトランジスタまたは前記第2のトランジスタの ゲート (ベース) との間に、線形帰還回路を接続した構 成であることを特徴とする周波数変換回路。

請求項4または請求項5に記載の第1の 【請求項6】 トランジスタおよび第2のトランジスタを1つのデュア ルゲート電界効果トランジスタに替えたことを特徴とす る周波数変換回路。

トランジスタのゲート(ベース)に無線 【請求項7】 周波数信号を入力し、ソース(エミッタ)に局部発振信 号を入力し、ドレイン(コレクタ)から中間周波数信号 50 な従来の周波数変換回路の構成例である(G. Tomasetti,

を出力する周波数変換回路において、

前記トランジスタのドレイン(コレクタ)とゲート(ペ ース)との間に、線形帰還回路を接続した構成であるこ とを特徴とする周波数変換回路。

【請求項8】 トランジスタのゲート(ベース)に局部 発振信号を入力し、ドレイン(コレクタ)に無線周波数 信号を入力し、ドレイン(コレクタ)から中間周波数信 号を出力する周波数変換回路において、

前記トランジスタのドレイン(コレクタ)とゲート(ベ ース) との間に、線形帰還回路を接続した構成であるこ とを特徴とする周波数変換回路。

【請求項9】 請求項1ないし請求項8のいずれかに記 載の周波数変換回路において、

線形帰還回路は、キャパシタと抵抗器とを直列に接続し た構成であることを特徴とする周波数変換回路。

【請求項10】 請求項1ないし請求項8のいずれかに 記載の周波数変換回路において、

線形帰還回路は、キャパシタと、抵抗器と、インダクタ を含む回路とを直列に接続した構成であることを特徴と する周波数変換回路。

【諸求項11】 請求項1ないし請求項8のいずれかに 記載の周波数変換回路において、

線形帰還回路は、キャパシタと、抵抗器と、抵抗器およ びキャパシタの並列回路とを直列に接続した構成である ことを特徴とする周波数変換回路。

#### 【発明の詳細な説明】

#### [0001]

【産業上の利用分野】本発明は、無線通信に用いる送受 信機において、無線周波数信号(以下「RF信号」とい う。) と局部発振信号(以下「LO信号」という。) を 混合して中間周波数信号(以下「IF信号」という。) に変換する周波数変換回路に関する。

#### [0002]

【従来の技術】受信機フロントエンドの相互変調歪み特 性は、主に周波数変換回路(ミキサ回路)に左右され る。したがって、周波数変換回路の相互変調歪み特性を 改善することが、フロントエンド全体の相互変調歪みの 改善に最も有効であり、ダイナミックレンジの向上に直 接つながる。

【0003】しかし、周波数変換回路の相互変調歪みの 改善を主眼においた汎用的な回路構成はいまだ検討され ていない。現在採用されている周波数変換回路の相互変 調歪み抑圧方法は、入力レベルを低下させるか、トラン ジスタのゲート幅(ペース電極の総面積)を大きくする ものであった。なお、トランジスタを用いた周波数変換 回路は、RF信号およびLO信号の入力と、IF信号の 出力とをトランジスタの3端子のいずれに割り当てるか で種々の回路構成が考えられている。

【0004】図11は、相互変調歪み特性が比較的良好

"An Usual Microwave Mixer", Proc. 16th Buropean Micr owaveConf...754 (1987)).

【0005】図において、ソース(S)接地のトランジ スタ21のゲート (G) にRF信号を入力し、ドレイン (D) にLO信号を入力し、ドレインからIF信号を取 り出す構成である。なお、トランジスタ21のゲートに RF信号に対する整合回路61が接続され、ドレインに L〇信号に対する整合回路62が接続される。また、ト ランジスタ21のドレインにIF信号を通過させ、RF 信号およびLO信号を阻止するIFフィルタ71が接続 10 される。

【0006】本構成の周波数変換回路を移動通信周波数 である1 GHz付近で使用すると、トランジスタの入力イ ンピーダンスはゲート・ソース間容量が支配的で比較的 大きくみえる。たとえば、 100μmゲート幅のGaAs電 界効果トランジスタの場合には、ゲート・ソース間容量 に起因する入力インピーダンスは約2kΩにもなる。一 方、ゲートの電圧振幅は閾値電圧とゲートショットキー 電圧で一義的に決まるので、入力インピーダンスが大き いとRF信号に対するダイナミックレンジが狭くなり、 相互変調歪み特性も数GIV~数十GIVの場合よりも大幅 に劣化する。

【0007】ダイナミックレンジを広くするには、ゲー ト幅を大きくしてトランジスタの入力インピーダンスを 小さくする方法が最も簡単である。たとえば、ゲート幅 を2倍にすると、出力されるIF信号レベルは3dB低下 するが、最も大きな妨害となる3次相互変調歪みレベル が9dB低下するので、D/U比(同一チャネル混信保護 比) は6dB向上する。しかし、この方法では、変換利得 が3dB減少するとともに、トランジスタの直流に対する 消費電力が2倍となる。また、変換利得の低下を補償す るには、ドレインから入力するLO信号レベルを大きく しなければならなかった。

【0008】図12は、相互変調歪みの抑圧に主眼をお いた従来の周波数変換回路の構成例である (S. A. Maas, I EEE Trans. MTT, vol. 35, 425 (1987))。図において、ソー ス (S) 接地のトランジスタ21のドレイン (D) から RF信号を入力し、ゲート(G)からLO信号を入力 し、ドレインからIF信号を取り出す構成である。な お、トランジスタ21のゲートにLO信号に対する整合 回路63が接続され、ドレインにRF信号に対する整合 回路64が接続される。また、トランジスタ21のドレ インにIF信号を通過させ、RF信号およびLO信号を 阻止するIFフィルタ71が接続される。

【0009】本構成の周波数変換回路は、LO信号によ るトランジスタのスイッチング動作を利用している。し たがって、トランジスタの線形領域が高い線形抵抗とな るので、相互変調歪みが十分に抑圧される。しかし、増 幅作用のほとんどないトランジスタの線形領域で動作し ているので、変換利得が小さくかつ雑音特性も良好でな 50 ドレインとゲートとの間に線形帰還回路10が接続され

かった。

[0010]

【発明が解決しようとする課題】従来の周波数変換回路 では、相互変調歪みレベルを低下させる構成をとると、 同時にIF信号の出力レベルの低下が避けられなかっ た。したがって、次段以降の増幅器の負担が大きくなっ

【0011】本発明は、トランジスタのゲート幅(ペー ス電極の総面積)を一定に保ったまま、変換利得および I F信号出力レベルを低下させることなく、相互変調歪 み特性を大幅に改善することができる周波数変換回路を 提供することを目的とする。

[0012]

【課題を解決するための手段】本発明は、トランジスタ にRF信号およびLO信号を入力し、変換周波数である IF信号を出力する周波数変換回路において、トランジ スタのドレイン(コレクタ)とゲート(ベース)との間 に線形帰還回路を接続する。

【0013】線形帰還回路は、キャパシタと抵抗器とを 直列に接続した構成、あるいはキャパシタと抵抗器とイ ンダクタを含む回路とを直列に接続した構成、あるいは キャパシタと抵抗器と抵抗器およびキャパシタの並列回 路とを直列に接続した構成である。

[0014]

【作用】本発明の周波数変換回路は、トランジスタのド レイン(コレクタ)とゲート(ベース)との間に線形帰 還回路を接続することにより、トランジスタのゲート幅 (ペース電極の総面積)を一定に保ったまま、ゲート (ベース) の入力インピーダンスを低下させることがで きる。これにより、ゲート(ベース)から入力される信 号 (RF信号またはLO信号) に対するダイナミックレ ンジを大きくすることができ、ゲート(ペース)周りに 起因する相互変調歪み特性を良くすることができる。ま た、負帰還を施した増幅器の場合と同様に、線形帰還回 路によって歪成分が位相的に相殺しあい、相互変調歪み 特性を向上させることができる。

【0015】さらに、線形帰還回路を接続したことによ り、ゲート (ベース) およびドレイン (コレクタ) の整 合が取りやすくなるとともに、LO信号およびRF信号 40 がトランジスタに効率よく入力されるようになり、線形 帰還回路による利得低下分を補うことができる。

[0016]

【実施例】図1は、本発明の周波数変換回路の第1実施 例の構成を示す(請求項2)。図において、ソース (S) 接地のトランジスタ21のゲート(G) に整合回 路31を介してRF信号を入力し、ドレイン(D)に整 合回路32を介してLO信号を入力し、ドレインからI Fフィルタ71を介してIF信号を取り出す構成であ る。さらに、本発明の特徴として、トランジスタ21の る。

【0017】図2は、線形帰還回路10の実施例を示 す。図において、(1) はキャパシタ11と、抵抗器12 とを直列に接続した構成である。(2) はキャパシタ11 と、抵抗器12と、インダクタ13とを直列に接続した 構成である。(3) はキャパシタ11と、抵抗器12と、 インダクタ13および抵抗器14の並列回路とを直列に 接続した構成である。(4) はキャパシタ11と、抵抗器 12と、インダクタ13およびキャパシタ15の並列回 路とを直列に接続した構成である。(5) はキャパシタ1 1と、抵抗器12と、抵抗器14およびキャパシタ15 の並列回路とを直列に接続した構成である。

【0018】図3は、図2(1) に示す線形帰還回路10 を用いた場合の変換利得および3次相互変調歪み特性に ついて、計算機シミュレーションを行った結果を示す。 計算条件は、RF信号を 1.9GHz, -15dBm、LO信号 を1.65GHz, 0dBm、パイアス条件を一定とした。

【0019】図3(1) は、キャパシタ11の容量C (= 0.3pF, 4.8pF)および抵抗器 1 2 の抵抗R (=50Q~12 00Ω) と、変換利得CGおよび3次相互変調歪みに対す るD/U比の関係を示す。抵抗Rを小さくするに従って 線形帰還作用が強く働き、変換利得CGをあまり低下さ せることなくD/U比が増加することがわかる。また、 キャパシタ11の容量Cが 0.3pFと4.8pF ではD/U比 の改善効果に著しい差があるので、ある程度大きな容量 が必要である。たとえば、RF信号に対するインピーダ ンスの絶対値で 100Ω以下になるものが必要である。

【0020】図3(2) は、(1) に示す結果を変換利得C GとD/U比との関係に変換したものである。なお、点 aは、図11に示す従来の周波数変換回路の特性であ る。線形帰還回路10を接続せず、ゲート幅を広くして 相互変調歪み特性を向上させた場合は、上述したように ゲート幅を2倍にするとD/U比が6dB増加するが、変 換利得CGは3dB減少する。すなわち、図中点aを通る 直線上の特性しか得られない。一方、本実施例のように 線形帰還回路10を接続することにより、同等の変換利 得CGが得られる従来回路に比べて、D/U比が10dB以 上も向上できることがわかる。

【0021】図4は、図2(2) に示す線形帰還回路10 を用いた場合の変換利得および3次相互変調歪み特性 と、雑音指数について、計算機シミュレーションを行っ た結果を示す。計算条件は、RF信号を 1.9GHz, -15 dBm、LO信号を1.65GHz, 0dBm、パイアス条件を一 定とした。また、キャパシタ11の容量Cを4.8pP、抵 抗器12の抵抗Rを600Ωとし、インダクタ13のイン ダクタンスしをパラメータとした。

【0022】インダクタンスLを増加させると、変換利 得CGおよびD/U比がともに増加し、キャパシタ11 と抵抗器12だけのものより良好な相互変調歪み特性が に伴い、雑音指数も減少することがわかる。

【0023】図5は、図2(3) に示す線形帰還回路10 を用いた場合の変換利得および3次相互変調歪み特性に ついて、計算機シミュレーションを行った結果を示す。 計算条件は、RF信号を 1.9GEz, -15dBm、LO信号 を1.65GHz, OdBm、パイアス条件を一定とした。ま た、キャパシタ11の容量Cを4.8pF、抵抗器12,1 4の抵抗Rをともに 600Ωとし、インダクタ13のイン ダクタンスLをパラメータとした。

6

【0024】インダクタンスLを増加させると、D/U 比は増加しないものの変換利得CGが向上するので、キ ャパシタ11と抵抗器12だけのものより良好な相互変 調歪み特性が得られることがわかる。なお、インダクタ ンスしの増加に伴い雑音指数も減少する。さらに、イン ダクタ13および抵抗器14の並列回路がフィルタの役 割をし、周波数変換回路における3信号(RF信号, L 〇信号、 I F信号) の帰還量および位相を相対的に変化 させることができる。このフィルタ効果を用いて、イン ダクタ13のインダクタンスLと抵抗器14の抵抗Rを 調整することにより、変換利得CGの向上と同様にD/ U比の向上を図ることができる。

【0025】また、図2(4) に示すインダクタ13およ びキャパシタ15の並列回路についても、同様にインダ クタ13のインダクタンスLとキャパシタ15の容量C を調整することにより、変換利得CGおよびD/U比の 向上を図ることができる。

【0026】また、図2(5) に示す抵抗器14およびキ ャパシタ15の並列回路についても、同様に抵抗器14 の抵抗Rとキャパシタ15の容量Cを調整することによ り、変換利得CGおよびD/U比の向上を図ることがで

【0027】図6は、本発明の周波数変換回路の第2実 施例の構成を示す(請求項3)。図において、ソース接 地のトランジスタ21のゲートに整合回路33を介して 合成器81で合成されたRF信号およびLO信号を入力 し、ドレインから整合回路34を介してIF信号を取り 出す構成である。さらに、トランジスタ21のドレイン とゲートとの間に、図2に示す構成の線形帰還回路10 が接続される。なお、合成器81は、ラングカプラ,ウ ィルキンソンデバイダその他を用いることができる。

【0028】本実施例構成においても線形帰還回路10 を接続することにより、同等の変換利得CGが得られる 従来回路に比べて、D/U比を10dB以上も向上させるこ とができる。

[0029] 図7は、本発明の周波数変換回路の第3実 施例の構成を示す(請求項4)。図7(1)において、ト ランジスタ22のソース端子とトランジスタ23のドレ イン端子を接続し、トランジスタ23のソース端子を接 地する。トランジスタ22のゲートに整合回路35を介 得られることがわかる。また、インダクタンスLの増加 50 してLO信号を入力し、トランジスタ23のゲートに整 7

合回路36を介してRF信号を入力し、トランジスタ22のドレインから整合回路37を介してIF信号を取り出す構成である。さらに、トランジスタ22のドレインとゲートとの間に、図2に示す構成の線形帰還回路10が接続される。

【0030】本実施例構成においても線形帰還回路10 を接続することにより、同等の変換利得CGが得られる 従来回路に比べて、D/U比を10dB以上も向上させるこ とができる。

【0031】なお、(1)の構成はLO信号に対する線形 10性を高めて低歪み効果を得るものである。また (2)に示すように、トランジスタ22のドレインとトランジスタ23のゲートとの間に線形帰還回路10を接続してもよい。この場合には、RF信号に対する線形性を高めて低金み効果を得る。

【0032】さらに、トランジスタ22のソース端子とトランジスタ23のドレイン端子を接続した構成は、デュアルゲート電界効果トランジスタで置き替えることができる(請求項6)。

【0033】図8は、本発明の周波数変換回路の第4実 20 施例の構成を示す (請求項5)。図8(1)において、トランジスタ24のソース端子とトランジスタ25のドレイン端子を接続し、トランジスタ25のソース端子を接地する。トランジスタ24のゲートに整合回路41を介してRF信号を入力し、トランジスタ25のゲートに整合回路42を介してLO信号を入力し、トランジスタ24のドレインから整合回路43を介してIF信号を取り出す構成である。さらに、トランジスタ24のドレインとゲートとの間に、図2に示す構成の線形帰還回路10が接続される。 30

【0034】本実施例構成においても線形帰還回路10を接続することにより、同等の変換利得CGが得られる従来回路に比べて、D/U比を10dB以上も向上させることができる。

【0035】なお、(1)の構成はRF信号に対する線形性を高めて低歪み効果を得るものである。また(2)に示すように、トランジスタ24のドレインとトランジスタ25のゲートとの間に線形帰還回路10を接続してもよい。この場合には、LO信号に対する線形性を高めて低歪み効果を得る。

【0036】さらに、トランジスタ24のソース端子とトランジスタ25のドレイン端子を接続した構成は、デュアルゲート電界効果トランジスタで置き替えることができる(請求項6)。

のドレインとゲートとの間に、図2に示す構成の線形帰 環回路10が接続される。

【0038】本実施例構成においても線形帰還回路10 を接続することにより、同等の変換利得CGが得られる 従来回路に比べて、D/U比を10dB以上も向上させるこ とができる。

【0039】図10は、本発明の周波数変換回路の第6 実施例の構成を示す(請求項8)。図において、ソース 接地のトランジスタ21のゲートに整合回路50を介し てLO信号を入力し、ドレインに整合回路51を介して RF信号を入力し、ドレインからIFフィルタ71を介 してIF信号を取り出す構成である。さらに、トランジ スタ21のドレインとゲートとの間に、図2に示す構成 の線形帰還回路10が接続される。

【0040】本実施例構成においても線形帰還回路10 を接続することにより、同等の変換利得CGが得られる 従来回路(図12)に比べて、D/U比を10dB以上も向 上させることができる。

【0041】なお、以上説明した実施例において、トランジスタ21、23、25のソース接地は、直接接地の他に、ソース端子とグランドとの間にインダクタ、抵抗器、キャパシタ、レベルシフト用ダイオードその他を挿入してもよい。また、各実施例における整合回路31~51は、それぞれ入力される信号周波数に対応した構成であり、それぞれバイアス回路を兼ねている。

【0042】また、トランジスタ21~25は電界効果トランジスタとして説明したが、バイボーラトランジスタを用いてもよい。その場合には、ゲートをベースに、ドレインをコレクタに、ソースをエミッタに対応させ30る。

### [0043]

【発明の効果】以上説明したように、本発明の周波数変換回路は、トランジスタのドレイン(コレクタ)とゲート(ベース)との間に線形帰還回路を接続することにより、従来構成に比べて変換利得を損なうことなく3次相互変調歪み特性を大幅に改善することができる。

【0044】また、変換利得を低下させることなく、トランジスタのゲート幅(ベース電極の総面積)を実効的に数倍大きくしたのと同等の3次相互変調歪み特性の改 40 善効果が得られるので、低消費電力化および回路規模の小型化を図ることができる。

#### 【図面の簡単な説明】

【図1】本発明の周波数変換回路の第1実施例の構成を 示す図。

【図2】線形帰還回路10の実施例を示す図。

【図3】図2(1) に示す線形帰還回路10を用いた場合の変換利得および3次相互変調歪み特性を示す図。

【図4】図2(2) に示す線形帰還回路10を用いた場合の変換利得および3次相互変調歪み特性と、雑音指数とを示す図。

【図5】図2(3) に示す線形帰還回路10を用いた場合 の変換利得および3次相互変調歪み特性を示す図。

【図6】本発明の周波数変換回路の第2実施例の構成を 示す図。

【図7】本発明の周波数変換回路の第3実施例の構成を 示す図。

【図8】本発明の周波数変換回路の第4実施例の構成を 示す図。

【図9】本発明の周波数変換回路の第5実施例の構成を 示す図。

【図10】本発明の周波数変換回路の第6実施例の構成 を示す図。

【図11】相互変調歪み特性が比較的良好な従来の周波

数変換回路の構成例を示す図。

【図12】相互変調歪みの抑圧に主眼をおいた従来の周 波数変換回路の構成例を示す図。

10

【符号の説明】

10 線形帰還回路

11, 15 キャパシタ

12, 14 抵抗器

13 インダクタ

21~25 トランジスタ


10 31~51, 61~64 整合回路

71 IFフィルタ

81 合成器


【図1】

### 本発明の周波数変換回路の第1実施例




[図2]

|影舞造回路10の実施例



【図5】


### 図2(3)に示す義形帰還回路10を用いた場合の変換利得および3次相互変調歪み特性



【図3】

1200 30

600 抵抗R (Q)





400

40 L


【図4】

# 図2位に示す軸形層建画部のを用いた場合の変換和語および3次相互変調型み特性







【図6】 本発明の周波数変換回路の第2実施例



【図7】


# 本発明の周波数変換回路の第3実施例







【図8】

# 本発明の周波数変換回路の第4 実施例






【図9】 本発明の周波数変換回路の第5実施例




【図10】 本発明の周波数変換回路の第6実施例



【図11】

# 相互変調歪み特性が比較的良好な従来の周波数変換回路の構成例



【図12】

# 相互変調歪みの抑圧に主眼をおいた従来の周波数変換回路の構成例

